400-003-5559
EN
×
SerDes芯片电源去耦网络MLCC的选型与布局研究
在高速SerDes芯片向更高速率发展的进程中，电源完整性成为影响信号质量的关键因素。平尚科技基于AEC-Q200车规认证的MLCC技术，针对SerDes芯片电源去耦需求开发的专业解决方案，通过精准的容值搭配和科学的布局设计，在25Gbps及以上传输速率下将电源纹波控制在10mV以内，同时将电源地噪声降低至-70dB以下。该方案采用0201、0402等小封装MLCC组合，在-55℃至+125℃工作温度范围内容值变化率控制在±5%以内，等效串联电阻（ESR）稳定在2mΩ以下，为高速SerDes芯片提供洁净的电源环境。
在选型策略上，不同容值的MLCC展现出明显的频率特性差异。100nF MLCC在100MHz频率范围内提供有效的去耦效果，而1nF MLCC在1GHz以上频段仍能保持较低的阻抗特性。某32Gbps SerDes芯片采用平尚科技的MLCC组合方案后，在28GHz频段的电源噪声从-55dB改善至-72dB，误码率降低一个数量级。平尚科技通过创新性的材料配方和工艺控制，虽然0201封装MLCC的成本比0402封装高15%，但使芯片周边的布局密度提升40%，更有效地抑制高频噪声。
在容值搭配方面，平尚科技提出金字塔式选型方案。基础层采用22μF和4.7μF大容量MLCC，负责低频段去耦；中间层使用100nF和10nF中等容量MLCC，覆盖中频段需求；顶层配置1nF和100pF小容量MLCC，确保高频段性能。这种分级配置使电源网络在10kHz-10GHz范围内保持较低的阻抗特性。
针对不同的SerDes芯片架构，平尚科技提供定制化的布局方案。对于全差分架构，建议在电源引脚0.5mm范围内放置2-4颗100nF MLCC；对于带片上稳压器的架构，推荐在稳压器输入和输出端分别配置不同容值的MLCC；对于多通道SerDes芯片，则要求在每组电源引脚附近都布置完整的去耦网络。所有布局方案都经过电源完整性仿真验证，确保实际效果。
在实施过程中，平尚科技特别关注布局细节。要求MLCC尽可能靠近芯片电源引脚，距离控制在1mm以内；使用极短的过孔连接到电源平面；避免在高速信号线正下方布置MLCC。这些措施使去耦网络的寄生电感降低50%，充分发挥MLCC的高频特性。
电源完整性是高速信号传输的基础保障。平尚科技通过MLCC的科学选型和优化布局，为SerDes芯片提供了可靠的电源去耦解决方案。随着传输速率的不断提升，这种系统化的电源完整性设计方法将成为高速电路设计的重要技术标准。
首页
产品中心
关于我们
一键呼我
回顶