去耦电容的传统做法，是在芯片周围铺一排容值不同的 MLCC。核心电压在 1V 以上、瞬态电流几百安培时够用；当电压降到 0.8V 以下、电流升到千安级，同样一排电容的效果开始分化。问题出在位置。电容与芯片之间的走线存在寄生电感，板级器件的等效串联电感普遍在 100 到 500pH。电流变化率越高，这段电感上的压降越大，电容来不及补电荷，芯片端电压先塌陷。
电容能起作用的最高频率由等效串联电感决定。电感越大，自谐振频率越低，越过这个频率之后器件呈感性，不再提供低阻抗通路。板级 MLCC 的自谐振点通常落在几十兆赫，而芯片瞬态对应的频段更高。供电回路因此向封装内延伸。电容放到更靠近裸片的位置，走线缩短，寄生电感下降，自谐振频率上移。同一颗电容，位置不同，能管的频段完全不同。
这一层需求催生了硅电容。它以单晶硅为衬底，用深沟槽刻蚀把电极面积立起来做，厚度可压到 40 微米以下，等效串联电感做到 10pH 以下，容量随温度与直流偏压的变化也明显更小。但它不是全面替代。量产单颗容量约 1μF，MLCC 可做到上百 μF；按单位容量计算，成本是 MLCC 的 10 到 50 倍。容量上限与成本共同决定它只能用在近芯片的高频位置。
分层由此成立。板级位置承担大容量储能与中低频滤波，仍以 MLCC 为主；封装内贴近裸片的位置承担高频去耦；两者之间的中频段，用多颗不同容值的 MLCC 并联，靠并联降低整体等效电感。
落地第一步是按位置画频段。把供电网络按芯片、封装、板级、负载点分段，标出每段需要抑制的频率范围，再决定这一段由哪类器件负责。容值不是起点，频段才是。
第二步是按参数核对覆盖能力。等效串联电感决定上限频率，等效串联电阻决定谐振点的阻抗谷值，额定容量与直流偏压特性决定实际可用容量。三项都要落在目标频段内。
第三步是核算数量与成本。近芯片位置用高成本器件，板级位置用低成本器件，按频段分配预算，既不在不需要高频响应的位置堆高价料，也不在关键频段上省料。
替代料核查覆盖五项。等效串联电感与自谐振频率是否覆盖目标频段、直流偏压下有效容值是否足够、工作温度范围内的容量与电阻变化、纹波电流承受能力、封装尺寸与贴装工艺的兼容性。分层方案的验收标准，是整条路径在各个频段上都没有低阻抗缺口，某颗料的参数好看与否排在其次。
东莞市平尚电子科技有限公司专业供应电容，电阻，电感，二三极管全系列涵盖安全等级，提供插件式与贴片式两种封装选择。产品通过CQC、UL、ENEC等国际安全认证，广泛应用于开关电源、LED照明、家用电器、工业变频及新能源逆变器等领域。常备现货库存，支持小批量样品测试与BOM配单服务。如需选型支持或索取规格书，欢迎联系我司销售工程师。
首页
产品中心
关于我们
一键呼我
回顶